콘덴서
커패시터 가이드
기술 보고서: 진화하는 커패시터 - 다층 세라믹 커패시터 2부: 기술(2부 중 1부)
다층 세라믹 커패시터를 사용한 회로 설계 더 넓은 범위의 애플리케이션을 위한 중요한 문제 이해
다층 세라믹 커패시터의 광범위한 사용의 역사를 설명하는 데 있어 중요한 두 가지 키워드는 '크기 축소'와 '정전 용량 향상'입니다. 제조업체들은 크기 축소와 정전 용량 향상을 추구함으로써 새로운 시장을 창출해 왔습니다. 그러나 전자제품 설계자에게는 다른 중요한 사양이 있습니다. 다층 세라믹 커패시터에는 장점과 단점이 모두 있습니다. 제품 사양의 장단점을 충분히 이해하고 실제 전자 회로 설계 시 이러한 모든 요소를 고려해야 합니다. 이러한 노력을 통해 전자 설계 비용을 절감하고 개발 기간을 단축할 수 있습니다.
최초의 다층 세라믹 커패시터가 발명된 지 거의 50년이 지났습니다. 이 기간 동안 제조업체들은 유전체 층의 두께를 줄이고 새로운 유전체 재료의 개발을 촉진하여 다층 세라믹 커패시터를 더 작게 만들고 더 높은 커패시턴스를 제공하기 위해 꾸준히 개선해 왔습니다. 그 결과 다층 세라믹 커패시터는 기존에 널리 보급되어 있던 알루미늄 및 탄탈 전해 커패시터와 필름 커패시터에서 점차 시장을 점유하면서 그 영역이 확대되고 있습니다(그림 1).
그림은 다양한 종류의 커패시터의 상용화 범위를 세로축에 정격 전압, 가로축에 커패시턴스를 표시한 것입니다. 모놀리식 세라믹 커패시터의 영역은 커패시턴스의 급속한 향상으로 점차 확대되고 있습니다. 한편, 알루미늄과 탄탈 전해 커패시터는 내전압과 정전 용량의 향상으로 인해 모놀리식 세라믹 커패시터의 성장세에 겨우 버티고 있는 상황입니다.
예를 들어 정전 용량이 10~100μF인 모델의 경우, 2002년에는 적층 세라믹 커패시터의 부품 비율이 거의 0에 가까웠습니다. 그러나 2005년에는 크기 축소와 정전용량 향상으로 신제품이 출시되면서 그 비율이 시장의 약 1/3로 증가했고, 2007년에는 약 2/3에 달했습니다(그림 2).
이 그림은 모놀리식 세라믹, 알루미늄 전해 및 탄탈 전해 커패시터의 구성 요소 비율을 보여줍니다. 그래프를 보면 고용량 제품 중 모놀리식 세라믹 커패시터의 구성 요소 비율이 해마다 증가하고 있음을 알 수 있습니다.
현재 다층 세라믹 커패시터와 알루미늄 및 탄탈 전해 커패시터 사이의 시장 경계는 정격 전압이 약 10V인 모델의 경우 약 100μF, 정격 전압이 약 수십 V인 모델의 경우 약 수십 μF입니다. 이 경계는 앞으로 더 높은 정전 용량 쪽으로 확실히 올라갈 것입니다.
낮은 ESR, 이상 전압에 대한 내성
크기 감소와 정전 용량 향상은 다층 세라믹 커패시터의 영역을 확장하는 데 도움이 되었지만 전자 장치에 사용할 커패시터를 선택할 때 크기와 정전 용량만 고려해야 하는 특성은 아닙니다. 다층 세라믹 커패시터가 항상 완벽한 해답은 아닙니다. 장점과 단점이 모두 있기 때문에 다양한 특성에 주의를 기울여야 합니다.
표 1은 다층 세라믹 커패시터와 알루미늄 및 탄탈 전해 커패시터를 비교한 것입니다. 표에서 볼 수 있듯이 다층 세라믹 커패시터에는 두 가지 뚜렷한 장점이 있습니다.
다층 세라믹 커패시터의 장점 중 하나는 낮은 등가 직렬 저항(ESR) 덕분에 주파수 특성이 뛰어나다는 점입니다. "ESR"이란 커패시터 내부 전극 등의 저항 성분을 말합니다. ESR이 높으면 노이즈 흡수 특성의 기준이 되는 임피던스의 주파수 특성이 저하될 뿐만 아니라 저항 성분으로 인해 상당한 양의 열이 발생하게 됩니다. 따라서 노이즈 흡수를 위한 디커플링 목적으로 마이크로프로세서, DSP, 마이크로컴퓨터 또는 기타 반도체 칩 주변에 커패시터를 장착할 때는 낮은 ESR이 필수적입니다.
또 다른 장점은 비정상적인 전압에 대한 저항성이 높다는 것입니다. 예를 들어 정격 전압이 16V이고 정전 용량이 10μF인 제품을 비교하면 알루미늄 전해 커패시터의 DC 항복 전압은 30V에 불과하고 탄탈 전해 커패시터는 30-60V인 반면, 다층 세라믹 커패시터는 DC 항복 전압이 매우 높습니다(약 200V). 따라서 다층 세라믹 커패시터를 전자 기기에 장착하면 어떤 이유로 기기에서 서지 또는 펄스 전압이 발생하더라도 유전체 파괴로 인한 고장 위험을 최소화할 수 있습니다.
온도 및 DC 전압 특성을 고려하는 방법은 2부 2부에서 계속 설명합니다.
*표시된 회사 및 제품명은 각 회사의 상표 또는 등록 상표입니다.
*이 기사의 내용은 2010년 2월~3월호 "Tech On!"의 내용을 재구성한
것입니다 (닛케이 비즈니스 퍼블리싱, Inc.).
*무라타제작소의 적층 세라믹 커패시터에 대한 자세한
내용은 다음을 참조하시기 바랍니다:
커패시터 웹 사이트
이 문서에 제시된 정보는 발행일 기준으로 최신 정보입니다. 최신 정보와 다를 수 있습니다.
